矽智財(IP)整合逐漸被視為開發SoC的關鍵挑戰，而諸多因素共同導致IP整合更加困難。日益複雜的系統、IP的重複使用、IP可組態性和緊湊排 程等諸 多問題的共同影響之下，傳統的流程與方法已不再管用。EDA產業已將IP整合視為下一波重大挑戰，並計畫以隨插即用(Plug And Play)類型的標準化IP來做因應，使其在IP整合的過程中，發揮如同「樂高積木」般的效用。這種樂高概念的解決方案已問世多年，它利用IP中繼資料 (Metadata)來描述、標準化並格式化IP介面，藉以提高IP整合流程的效率。
業界推出的主要解決方案為IP- XACT(IEEE-1685)，此標準包含IP中繼資料的結構定義。雖然IP-XACT使用率有所提升，但仍缺乏標準整 合方法，使業者難以提供完全互通的IP中繼資料，無法達到快速且可重複使用的IP整合流程。本文提出基於標準的IP整合方法來因應這項挑戰，而這項解決方 案結合了IP介面標準化及運用這些介面的相應規則式整合方法，藉此提供快速且優質的IP整合；同時也將探討使用IP-XACT來標準化可組態IP的效能、 優點與限制，以及業界使用IP-XACT標準的實際情況；並概述Accellera Systems Initiative如何利用標準化匯流排定義來協助實現IP可互通性。
本文也包含一項案例研究，詳述如何以規則式的方法來整合複雜的 ARM IP-based系統；並舉出多項指標，說明規則式方法可讓初次專案排程獲得8倍的改良效果，更較傳統方法多出20倍的改良潛力；其他效益包括提升連線品 質，以及高度可重複使用的設計整合意圖。本文最後在結論中提出一系列建議，以供實作高效率的IP整合流程。
IP整合為開發SoC關鍵挑戰
隨著IP重複使用逐漸成為實現SoC的主流方式，IP整合已被視為開發SoC的關鍵挑戰，同時不斷地推升整體成本；而諸多因素共同導致IP整合更加困難。
．SoC的開發持續要求精簡排程與成本而不影響品質，促使業者必須重複使用內部或第三方IP，並盡量迅速有效地予以整合。
．IP的複雜度與可組態性日益提升，可能會有數千個連接埠與數百種不同組態。
．設計團隊的規模並未隨著挑戰增加而擴大，必須以較少人力來應付更多的問題。
．採用不當的標準與方法來整合IP，將更難以實現高效率且可重複使用的整合效果。
由此導致的不良IP整合流程，更成為晶片設計的一大挑戰。
IP 整合涵蓋許多不同領域，包括RTL組合與連接、軟硬體整合及其他面向，例如時鐘、重置、電源等。本文件聚焦於有效且快速地從RTL IP建立系統的RTL結構網表(RTL Structural Netlist)。雖然本文提出的許多解決方案，也適用於其他整合面向，但本文討論範圍僅限於RTL IP整合。
傳統的IP元件整合著重在區塊/模組的實例化及透過結構描述編輯器的互相連線。
在晶片開發的整體作業之中，這項整合活動已接近開發週期尾聲，為最終階段的設計作業。只須繪製連接埠之間的線路，具備數十個連接埠的區塊就能以圖形方式相連；但可能必須建立數百道連線，並於數日之內完成作業。
RTL問世之後，這項整合作業可透過結構描述編輯或直接編輯RTL程式碼來進行實作，然而隨著設計益趨複雜，無論結構描述或基於RTL的方法都已無法跟上腳步；由於相關連線零散在整個RTL程式碼之中，指定或檢視RTL連線也十分費力。
為因應這項問題，許多公司發展出內部解決方案，例如使用連線規格或指令碼；其中許多是以Excel做為前端來擷取連線資訊，再用CSV、Perl或VBA巨集建立實際連線。
這些解決方案的優勢在於最佳化的連線流程，且較純RTL項目容易使用。然而，上述方法已無法滿足特定流程需求，因為有數百項IP與子系統需要組態、實例化、連接，並且在有限時間內持續改善。
EDA產業因應之道
EDA 產業深刻體認IP整合成本的攀升，並將IP整合視為業界下一波的重大挑戰，業者計畫以隨插即用類型的標準化IP來做因應，使其發揮如「樂高積木」般 的效用。目前已經開發IP-XACT等標準，可供多個元件廠商共享標準元件描述。IP-XACT是「在工具流程中進行封裝、整合並重複使用IP的標準結 構」。雖然頗具潛力，但IP-XACT起初難以滿足業界需求，導致採用率不如預期。
IP-XACT為IP元件及設計中繼資料的定義提供結構描述，並利用匯流排介面定義，將硬體連接埠對應至標準匯流排定義，藉以提供IP檢視的標準化機制。如此可以實現更為「整合就緒」的IP，這項概念可望提升30%的SoC整合時間與成本。
但 是，雖然IP-XACT提供結構描述的定義，卻無法提供標準化的方法。IP-XACT能夠將連接埠名稱對映至匯流排定義，藉此標準化各項介面；但若匯流 排定義本身尚未標準化，則難以實現整個產業的可互通性。隨著第三方IP的使用與重複使用日益盛行，這將可能成為重大的問題。
例如，可能 由某家IP供應商(內部或外部)提供記憶體管理IP區塊，再由另一家供應商提供匯流排互連架構IP。雖然兩者皆採用有效的IPXACT來進行描 述，但其介面可能因為採用不同匯流排定義而不相容。此時需要的是類似SystemVerilog與UVM之間的關係。SystemVerilog為語言提 供語法，而UVM則提供可重複使用且可互通的方法。若要實現最佳整合解決方案，通用介面的標準化也非常重要。
IP-XACT可為通訊連線實作帶來極大的效益。以下範例顯示兩個元件執行個體的互相連線(介面層級連線)(圖1)。此互相連線Interconnect1將i_uart執行個體上的apb介面連接至i_bus匯流排互連執行個體上的uart_apb介面。
 |
| 圖1 Interconnect1相互連線程式圖。 |
同樣的，以下範例顯示兩個元件執行個體之間的臨機操作(ad-hoc)(連接埠層級)連線(圖2)。它將i_uart執行個體的int(0)連接埠連接至i_intc執行個體的intvector(7)連接埠。
 |
| 圖2 Intvector(7)個體執行程式圖。 |
此 舉可能適用於已實現連線之間的通訊，但並非指定連線意圖的有效方式。例如，為了表示頂層Scan_enable訊號與設計中所有執行個體的 Scan_enable訊號連線，各個唯一的連線都必須以XML格式加以定義，無論使用互相連線或臨機操作連線皆然。同樣的，如果中斷 (Interrupt)等特定訊號類型要從IP執行個體路由至元件邊界，則必須先在邊界定義各個中斷介面/連接埠，然後再進行連線。這需要極為詳細的 XML定義。
因此，雖然IP-XACT有利於可互通格式的元件/IP資料通訊，並且適用於定義介面連線，但仍缺少完整系統建構與連線定義所需的抽象層。
有鑑於上述問題，可能且有效的IP整合解決方案做法如下：
．在整合流程中充分利用業界標準IP介面。
．為使用者提供極具效率的方式，以利定義完整的系統組合、連線及可組態性。
．提供充分的彈性，以利建立可組態系統。
．確保高度的可重複使用性與維護簡易性。
．透過IP-XACT實現與其他整合流程的可互通性。
．確保熟悉相關領域的人員可立即使用這項方法。
本文件繼續探索這項解決方案，並藉由結合IPXACT等標準及全新且創新的規則式整合方法，來提出上述方案。此方法的最新實作由Socrates Weaver提供。
採用標準化方法確保IP整合就緒
使用IP標準化方法來確保IP已經「整合就緒」是很重要的。先前強調的問題之一，就是通用介面缺少業界標準匯流排定義。Spirit協會已發展一套初始匯流排定義，目前已在Accellera Systems Initiatives網站上提供。
另外，Accellera中的IP-XACT最佳實例群組正在開發可供整個產業使用的匯流排定義，同時制定準則，以確保匯流排定義更加標準化且互通。部分公用匯流排定義由通訊協定標準的擁有者提供。以ARM IP為例，ARM提供了AMBA通訊協定的匯流排定義。
IP標準化程序又稱作「IP封裝」，其中包含幾項元素：
．提供標準化IP硬體檢視的能力，由於不會影響RTL連接埠名稱，因此可以視為標準化疊層。
AMBA是ARM Limited在歐盟及其他國家多個IP來源的註冊商標，提供跨所有資源的標準化檢視，以利加強促進整合。若要建立此標準化檢視，可透過手動建立IP-XACT XML或利用Socrates等中繼資料項目工具。
日期：30/8/2016
來源：新電子科技雜誌
One on one service for appointment experts
